這是用戶在 2024-12-7 15:16 為 https://app.immersivetranslate.com/pdf-pro/818a7860-ff8f-4d61-9bf7-3080f8b40163 保存的雙語快照頁面，由 沉浸式翻譯 提供雙語支持。了解如何保存？

 攜手合作


D-PHY 規格 SM SM  ^("SM "){ }^{\text {SM }}

 版本 2.0
 2015 年 11 月 23 日

MIPI 董事會於 2016 年 3 月 8 日通過

隨著 Phy 工作小組工作的持續進行，本文件預計會有進一步的技術變更。

 免責聲明


此處所含資料並非明示或默示對本資料之任何作者或開發者或 MIPI ® ® ^(®){ }^{\circledR} 所擁有或控制之任何智慧財產權的授權。此處所含資料係以「現狀」為基礎提供，且在適用法律允許之最大範圍內，此資料係以「現狀」提供且不負任何責任，本資料之作者、開發者及MIPI茲聲明不提供任何其他明示、默示或法定之保證及條件，包括但不限於任何（如有）默示保證、責任或條件之適銷性、特定用途之適用性、回應之正確性或完整性、結果、工作努力、無病毒及無疏失。

此處包含的所有資料均受著作權法保護，未經 MIPI 聯盟事先書面明確許可，不得以任何方式複製、再版、分發、傳送、展示、廣播或以其他方式利用。MIPI、MIPI 聯盟和點狀彩虹拱門以及所有相關商標、商號和其他智慧財產權均為 MIPI 聯盟的專屬財產，未經其事先書面明確許可，不得使用。

此外，對於本資料或本文件內容之所有權狀況、安靜享用、安靜擁有、與說明相符或不侵權，均不作任何保證。在任何情況下，本資料或本文件內容的任何作者或開發者或 MIPI 對於任何其他方因本資料或與本資料相關的任何其他協議、規格或文件而以任何方式產生的購買替代商品或服務的費用、利潤損失、使用損失、資料損失，或任何附帶的、衍生性的、直接的、間接的或特殊的損害賠償（無論是根據合約、侵權行為、保證或其他方式），均不承擔任何責任，無論該方是否已預先通知此類損害賠償的可能性。

在不限制上述免責聲明之一般性之原則下，本文件內容之使用者被進一步告知，MIPI：(a) 並未評估、測試或驗證本文件內容之正確性、合理性或可信性；(b) 並未監督或強制遵守本文件內容；且© 並未認證、測試或以任何方式調查產品或服務或任何聲稱遵守本文件內容之情況。本文件內容之使用或實作可能涉及或需要使用智慧財產權 ("IPR")，包括 (但不限於) 一方或多方所擁有之專利、專利申請或著作權，不論其是否為 MIPI 之會員。MIPI 不對智慧財產權進行任何搜尋或調查，亦不要求或請求揭露任何智慧財產權或對本文件內容或其他方面之智慧財產權主張。

如對本文件或其提供條款或條件有任何疑問，請聯絡：：
MIPI Alliance, Inc.
c/o IEEE-ISTO
445 Hoes Lane
Piscataway, NJ 08854
 收件人：董事會秘書

 內容

 目錄 ... iii
 圖表 ... vii
 表格 ... x x xx

發行歷史 ... xii

1 簡介 ... 1

1.1 範圍 ... 1

1.2 目的 ... 2

2 術語 ... 3

2.1 特殊術語的使用 ... 3

2.2 定義 ... 3

2.3 簡稱 ... 4

2.4 縮寫詞 ... 4

3 參考資料 ... 6

4 D-PHY 概觀 ... 7

4.1 PHY 功能摘要 ... 7

4.2 強制性功能 ... 7

5 建築 ... 8

5.1 車道模組 ... 8

5.2 主站和從站 ... 9

5.3 高頻時鐘產生 ... 9

5.4 時鐘通道、資料通道和 PHY-Protocol 介面 ... 9

5.5 可選擇的車道選項 ... 10

5.6 車道模組類型 ... 12



5.6.3 時鐘通道.... 14

5.7 組態 ... 14

5.7.1 單向組態 ... 16



6 全局操作 ... 19

6.1 傳輸資料結構..........19

6.1.1 資料單位 ... 19



6.1.4 資料緩衝 ... 19


6.3 操作模式：控制、高速和逃逸 ... 20

6.4 高速資料傳輸 ... 21


6.4.2 開始傳輸...... 21


6.4.4 HS 資料傳輸突波.... 22


6.6 逃脫模式 ... 27

6.6.1 遠端觸發 ... 28


6.6.3 超低功耗狀態 ... 29

6.6.4 逃脫模式狀態機 ... 29

6.7 高速時鐘傳輸...... 31



6.10 系統電源狀態 ... 41

6.11 初始化 ... 41

6.12 校正 ... 41

6.13 全局操作流程圖.... 45


6.14.1 僅包含使用者介面值的參數.... 48

6.14.2 包含時間和 UI 值的參數.... 48

6.14.3 僅包含時間值的參數.... 48

6.14.4 僅包含不依據資料速率的時間值的參數。... 49

6.15 互操作性...... 49

7 故障偵測 ... 50

7.1 爭用偵測 ... 50

7.2 序列錯誤偵測 ... 50

7.2.1 SoT 錯誤 ... 51

7.2.2 SoT 同步錯誤 ... 51

7.2.3 EoT 同步錯誤 ... 51

7.2.4 Escape 模式輸入指令錯誤.... 51

7.2.5 LP 傳輸同步錯誤 ... 51


7.3 通訊協定看門狗計時器（說明性）..................

7.3.1 HS RX 超時 ... 51

7.3.2 HS TX 超時 ... 51

7.3.3 逃脫模式逾時 ... 51

7.3.4 逃脫模式靜音逾時 ... 51


8 互連和車道組態 ... 53

8.1 車道配置 ... 53

8.2 邊界條件 ... 53

8.3 定義 ... 53

8.4 S 參數規格..........54

8.5 特性條件......54

8.6 互連規格 ... 54


8.6.2 共模特性 ... 57

8.6.3 車道內交叉耦合.... 57

8.6.4 模式轉換限制.... 57

8.6.5 車道間交叉耦合.... 57




8.7.2 共模特性.... 60

8.7.3 模式轉換限制.... 61

9 電氣特性 ... 62


9.1.1 高速傳送器.... 63


9.2 接收器特性 ... 72

9.2.1 高速接收器 ... 72


9.3 線路爭用偵測.... 75

9.4 輸入特性 ... 76

10 高速資料鎖定時序 ... 78


10.2 向前高速資料傳輸時序 .... 79

10.2.1 資料鎖定時序規格.... 80


10.2.3 傳送器眼圖規格 .... 82

10.2.4 接收器眼圖規格.... 84

10.3 反向高速資料傳輸時序 .... 85

10.4 操作模式：

11 法規要求.... 88

12 內建 HS 測試模式（說明）...... 89

12.1 簡介.... 89

12.2 進入 HS 測試模式 ... 90

12.3 HS 測試模式 ... 90

12.4 特殊情況：多車道測試.... 92


附件 A 邏輯 PHY-Protocol 介面說明（說明性）................

A. 1 訊號說明 ... 93

A. 2 主站端高速傳輸 ... 103

A. 3 從屬端高速接收 ... 104

A. 4 從屬端高速傳輸 ... 104

A. 5 主端高速接收 ... 105

A. 6 低功率資料傳輸.... 105

A. 7 低功率資料接收.... 106

A. 8 轉彎...... 106

A. 9 校正 ... 107

A. 10 光纖連線支援 ... 109

A.10.1 系統設定 ... 109

A.10.2 序列化器和解序列化器方框圖.... 110


A.10.4 系統限制...... 112

附件 B 互連設計指引（資料性）...... 113

B. 1 實際距離 ... 113

B. 2 RF 頻帶：干擾 ... 113

B. 3 輸電線路設計 ... 113

B. 4 參考層 ... 113

B. 5 印刷電路板 ... 114

B. 6 撓性箔 ... 114

B. 7 系列電阻 ... 114

B. 8 個連接器 ... 114


C. 1 行編碼功能 ... 116



C. 2 編碼方案 ... 116

C.2.1 8b9b 編碼屬性...... 116

C.2.2 資料代碼：基本代碼集...... 116

C.2.3 逗號代碼：獨特的例外碼...... 117

C.2.4 控制代碼：常規例外碼...... 118


C. 3 使用 D-PHY 操作 ... 118

C.3.1 有效載荷：資料與控制

C.3.2 HS 傳輸的細節...... 119


C. 4 錯誤信號 ... 120

C. 5 擴展 PPI ... 120

C. 6 完整代碼集 ... 121

 數字


圖 1 通用車道模組功能 ... 8

圖 2 兩資料通道 PHY 設定 ... 10

圖 3 選項選擇流程圖 ... 11

圖 4 通用車道模組架構 ... 12

圖 5 車道符號巨集與符號圖例.... 14

圖 6 所有可能的資料通道類型和基本單向時鐘通道。... 15

圖 7 單向單資料通道組態 ... 16

圖 8 不含 LPDT 的單向多資料通道組態 ... 16

圖 9 雙向使用兩個獨立的單向 PHY（無 LPDT）............17

圖 10 雙向單資料通道組態 ... 17

圖 11 雙向多資料通道組態 ... 18

圖 12 混合型多資料通道組態 ... 18

圖 13 線級 ... 20

圖 14 以脈衝方式進行高速資料傳輸 ... 22

圖 15 高速資料傳輸的 TX 和 RX 狀態機器 ... 23

圖 16 翻轉程序.... 25

圖 17 週轉狀態機 ... 26

圖 18 Escape 模式中的觸發-重置指令 ... 27

圖 19 兩資料位元組低功耗資料傳輸範例 ... 29

圖 20 逃脫模式狀態機 ... 30

圖 21 在時脈傳輸與低功耗模式之間切換時脈通道 ... 33

圖 22 高速時脈傳輸狀態機 ... 35

圖 23 時脈通道超低功耗狀態狀態機 ... 36

圖 24 Skew-Calibration 中的高速資料傳輸 ... 42

圖 25 正常模式與偏斜校正.... 42

圖 26 Normal Mode vs Skew Calibration (Zoom-In) ... 43

圖 27 資料通道模組狀態圖.... 46

圖 28 時鐘通道模組狀態圖.... 47

圖 29 點對點互連 ... 53

圖 30 設定 RX、TX 和 TLIS 的 S 參數特性 ... 54

圖 31 差動插入損耗的範本，資料速率 ≥ 80 Mbps ≥ 80 Mbps >= 80Mbps\geq 80 \mathrm{Mbps} 和 ≤ 1.5 Gbps ≤ 1.5 Gbps <= 1.5Gbps\leq 1.5 \mathrm{Gbps} ... 55

圖 32 差分插入損耗的範本，資料速率 > 1.5 Gbps 和 ≤ 4.5 Gbps ≤ 4.5 Gbps <= 4.5Gbps\leq 4.5 \mathrm{Gbps} ... 56


圖 34 線間共模交叉耦合模板 ... 58

圖 35 車道間差分交叉耦合模板 ... 58

圖 36 用於車道模組接收器的差分反射模板......59

圖 37 Lane 模組發射器的差分反射模板 ... 60

圖 38 RX 共模回波損耗模板 ... 61

圖 39 全功能 D-PHY 收發器的電氣功能 ... 62

圖 40 D-PHY 訊號層級 ... 63

圖 41 HS 傳送器範例 ... 64

圖 42 理想的單端和結果差分 HS 訊號 .... 65

圖 43 單端 HS 訊號可能出現的 Δ V CMTx Δ V CMTx DeltaV_(CMTx)\Delta \mathrm{V}_{\mathrm{CMTx}} 和 Δ V OD Δ V OD DeltaV_(OD)\Delta \mathrm{V}_{\mathrm{OD}} 失真 ... 66

圖 44 VCMTX 和 VOD 量測的範例電路............66


圖 46 去加重範例 ... 68

圖 47 LP 傳送器範例 ... 69

圖 48 LP 傳送器驅動邏輯高電壓的 V-I 特性 ... 70

圖 49 LP 傳送器驅動邏輯低電壓的 V-I 特性 ... 70

圖 50 LP 變送器 V-I 特性量測設定 ... 70

圖 51 HS 接收器實作範例 ... 73

圖 52 低功率接收器的輸入雜訊抑制............75

圖 53 訊號和爭用電壓電平 ... 76

圖 54 針腳漏電量測範例電路 ... 77

圖 55 概念性 D-PHY 資料和時脈定時符合性測量平面 ... 78

圖 56 DDR 時脈定義 ... 79

圖 57 資料至時脈定時定義 ... 80

圖 58 TX Eye Diagram 規格 ... 83

圖 59 傳送器眼圖驗證設定 ... 83

圖 60 接收器眼圖規格 ... 84

圖 61 接收器眼圖驗證設定 ... 85

圖 62 HS 資料反向傳輸的概念圖............85

圖 63 從站端反向高速資料傳輸時序 .... 86

圖 64 使用樣式檢查器和產生器進行測試...... 89

圖 65 環回模式的替代測試 ... 89

圖 66 主站端高速傳輸範例 (一位元組匯流排寬度) ... 104

圖 67 從站端高速接收範例 (一位元組匯流排寬度) ... 104

圖 68 從屬端高速傳輸範例 (一位元組匯流排寬度).... 105

圖 69 主端高速接收範例 (一位元組匯流排寬度).... 105

圖 70 低功率資料傳輸...... 106

圖 71 低功率資料接收範例...... 106

圖 72 轉換行動範例 傳送至接收並返回傳送 ............................................ 107

圖 73 周期性偏差校正 - 正常模式下的 PPI 訊號.... 108

圖 74 周期性偏斜校正 - 偏斜校正期間的 PPI 訊號 ... 109

圖 75 使用光學互連的典型系統設定 ... 109

圖 76 光纖連線典型序列器方框圖.... 110

圖 77 光纖連線典型解串器方塊圖.... 110

圖 78 HS 時鐘開始與 HS 資料傳輸之間的延遲（無光鏈路）。111

圖 79 使用光纖連線時，HS 時鐘開始與 HS 資料傳輸之間的延遲。... 111

圖 80 行編碼層範例 ... 115

 表格


表 1 車道類型描述符 ... 13

表 2 車道狀態說明 ... 20

表 3 傳輸開始順序 ... 21

表 4 傳輸結束順序 ... 22

表 5 高速資料傳輸狀態機說明 ... 23

表 6 連線轉換順序 ... 24


表 8 Escape 輸入代碼 ... 28

表 9 逃脫模式狀態機描述...... 30




表 13 時脈通道超低功耗狀態狀態機描述 ... 36

表 14 全局操作定時參數 ... 38

表 15 初始化狀態 ... 41

表 16 偏斜開始校正順序 ... 43

表 17 傾斜結束校正順序 ... 44


表 19 D-PHY 版本整合與向下相容性 ... 49


表 21 HS 變送器 AC 規格 ... 69

表 22 LP 變送器直流規格 ... 71

表 23 LP 變送器 AC 規格 ... 71

表 24 HS 接收器直流規格......73


表 26 LP 接收器直流規格......75


表 28 爭用偵測器 (LP-CD) 直流規格 ... 76

表 29 引腳特性規格 .... 77

表 30 時鐘信號規格 ... 79

表 31 ≥ 0.08 Gbps ≥ 0.08 Gbps >= 0.08Gbps\geq 0.08 \mathrm{Gbps} 和 ≤ 1 Gbps ≤ 1 Gbps <= 1Gbps\leq 1 \mathrm{Gbps} 的資料鎖定時序規格 ... 80

表 32 > 1 > 1 > 1>1 Gbps 和 ≤ 1.5 Gbps ≤ 1.5 Gbps <= 1.5Gbps\leq 1.5 \mathrm{Gbps} 的資料鎖定時序規格 ... 81

表 33 > 1.5 Gbps > 1.5 Gbps > 1.5Gbps>1.5 \mathrm{Gbps} 和 ≤ 4.5 Gbps ≤ 4.5 Gbps <= 4.5Gbps\leq 4.5 \mathrm{Gbps} 的資料鎖定時序規格 ... 81

表 34 擴展頻譜時脈要求.................82

表 35 傳送器眼圖規格.... 83

表 36 接收器眼圖規格.... 84


表 38 PPI 訊號 ... 94

表 39 Tx HS PPI 訊號，資料路徑寬度的影響...... 103




表 43 逗號代碼.... 118

表 44 正則例外碼結構 ... 118


表 46 代碼集（8b9b 行代碼）.... 121

 發行歷史

 日期  版本  說明
2016 − 03 − 08 2016 − 03 − 08 2016-03-082016-03-08 V2.0
董事會初步通過發行。
Date Version Description 2016-03-08 V2.0 Initial Board adopted release.| Date | Version | Description | | :---: | :--- | :--- | | $2016-03-08$ | V2.0 | Initial Board adopted release. |

 1 引言


本規格為行動裝置內部元件間的通訊互連提供彈性、低成本、高速序列介面解決方案。傳統上，這些介面都是 CMOS 並行匯流排，位元速率低，且因 EMI 的緣故邊緣速度較慢。D-PHY 解決方案可大幅擴展介面頻寬，滿足更先進的應用需求。D-PHY 解決方案可以非常低的功耗實現。

 1.1 範圍


本文件的範圍是指定 MIPI 聯盟應用或通訊協定層級規格所應用的高速來源同步介面的最底層。這包括實體介面、電氣介面、低階時序和 PHY 層級通訊協定。這些功能區合起來稱為 D-PHY。

D-PHY 規格必須始終與引用本規格的更高層 MIPI 規格結合使用。除非事先獲得 MIPI 董事會的批准，否則嚴禁以任何其他方式使用 D-PHY 規格。

下列主題不在本文件的範圍內：

  • 時鐘產生器單元訊號的明確規格。當然，D-PHY 規格確實隱含地要求時鐘信號的一些最低性能。本意是只限制介面引腳上的行為。因此，時脈產生單元並不包括在此規格中，它是一個獨立的功能單元，提供所需的時脈信號給 D-PHY，以符合規格。只要不違反本規格，就允許各種實作上的取捨。更多資訊請參閱第 5 節。

  • 測試模式、樣式與配置。很明顯的，可測性是非常重要的，但由於要測試的項目大多數是特定應用或與實作相關，因此測試的規格會延遲到更高層的規格或產品規格。此外，MIPI D-PHY 相容測試並未包含在本規格中。

  • 解決爭用情況的程序。D-PHY 包含數種偵測 Link 爭用的機制。然而，某些爭用情況只能在較高層級偵測到，因此並未包含在本規格中。

  • 確保不同 Lane Module 類型之間的連接操作正常。有多種不同的 Lane Module 類型，可最佳支援多種應用的不同功能需求。這表示除了一些基本功能之外，還可以包含或排除一些可選功能。本規格僅確保匹配的 Lane Module 類型之間的連接操作正確，也就是說：支援相同特性且功能互補的模組。如果車道的兩側並非相同類型，而這些車道應該可以正確運作，則車道模組的製造商應確保所提供的附加功能不會損壞運作。若能以其他獨立於 MIPI D-PHY 介面的方式停用附加功能，使 Lane 模組的行為與相同類型的 Lane 模組無異，則最易達到此目的。

  • IO 的 ESD 保護等級。所需的等級取決於特定的應用環境和產品類型。

  • 精確的 Bit-Error-Rate (BER) 值。實現的 BER 的實際值取決於整體系統整合和環境的敵對程度。因此，不可能為 Link 的個別部分指定 BER。本規格允許實作的 BER 為 < 10 − 12 < 10 − 12 < 10^(-12)<10^{-12} 。

  • PHY-Protocol Interface 的規格。D-PHY 規格包含 PHY-Protocol Interface (PPI) 附件，提供此介面的一種可能解決方案。此附件僅限於正常操作所需的基本訊號，以便釐清此介面所需的訊號種類。

    介面。基於電源原因，此介面在大多數應用中都是內部介面。實際的實作可能會有所不同，但不會與 D-PHY 規格不一致。

  • 實施。本規範旨在盡可能減少對實作的限制。本規範的各個部分使用方塊圖或範例電路來說明概念，但絕不表示這是首選或必須的實作。只有 D-PHY 介面引腳上的行為才具有規範性。

D-PHY 規格的演進主要是由於需要達到更高的資料傳輸率和更好的效率，同時又要尊重向後相容性。在此過程中，會在不影響向後相容性的前提下，將前一版本的規格加以修改。衍生出的每個新版本規格都會保留前一版本的所有規格元件，並加入新的變更。由於技術的演進，某些參數會有所改變，以針對更新的技術進行最佳化。

無論目標資料傳輸率為何，建議始終遵循最新版本的 D-PHY 規格。產品資料說明書應同時提及目標 D-PHY 規格版本和資料傳輸率。這可讓系統整合商做出適當的決策，以達到互通性的目標。

法規遵循方法不在本文件的範圍內。產品製造商有責任確保其設計符合所有適用的法規要求。

 1.2 目的


D-PHY 規格可用於製造商設計符合 MIPI Alliance 行動裝置介面規格的產品，例如 (但不限於) 攝影機、顯示器和統一協定介面。

實施此規格可將不同製造商產品之間的介面標準化，從而減少行動裝置的上市時間和設計成本。此外，透過實施此規格，可實現更豐富的功能集，而這些功能集需要較高的位元速率。最後，由於 MIPI 聯盟規格的可擴充性質，可簡化行動裝置新增功能的程序。

 2 術語


2.1 特殊術語的使用


MIPI 聯盟採用 IEEE 標準樣式手冊第 13.1 節，該節規定在文件開發中使用 "shall"、"should"、"may 「和 」can "等詞，如下所示：

shall 一詞用於表示為符合規格而必須嚴格遵守的強制性要求，且不允許偏離（shall 等於 is required to）。

必須 (must) 一詞的使用已被棄用，在說明強制要求時不得使用；必須僅用於描述無法避免的情況。

遺棄使用 will 一詞，且在陳述強制性要求時不得使用；will 僅用於事實的陳述。

應該」一詞用於表示在多種可能性中，建議其中一種特別適合，而不提及或排除其他可能性；或表示某種行動方式是可取的，但不一定是必須的；或表示（在否定形式中）某種行動方式是不可取的，但不禁止（應該等同於建議）。

may 一詞用於表示在規範範圍內允許的行動方式（may 等於 is permitted to）。

can 一詞用於可能性和能力的陳述，不論是物質、物理或因果（can 等於 is able to）。

除非明確表示為資訊性，否則所有章節均為規範性。

 2.2 定義


雙向：支援正向和反向通訊的單一資料通道。

DDR 時脈：用於雙邊資料傳輸的半速率時脈。

D-PHY：本文件中定義的源同步 PHY。D-PHY 以 500 Mbit / s 500 Mbit / s 500Mbit//s500 \mathrm{Mbit} / \mathrm{s} 的順序進行通訊，因此羅馬數字 500 或 "D"。

Escape Mode（逃逸模式）：資料通道的可選操作模式，允許以非常低的功率傳輸低位元速率指令和資料。

前進方向：訊號方向是相對於高速 DDR 時脈的方向來定義的。從傳送時脈的一端傳送到接收時脈的一端是 Forward 方向。

車道：由兩個互補的 Lane 模組組成，透過雙線、點對點 Lane 互連線進行通訊。有時 Lane 也僅用於表示互連。一條 Lane 可用於資料或時鐘訊號傳輸。

Lane 互連：雙線、點對點互連，用於差動高速訊號和低功耗、單端訊號。

車道模組：位於車道兩側的模組，用於在車道上駕駛和/或接收訊號。

線路：線路：用於連接驅動器與接收器的互連線路。要建立一條 Lane 互連線，需要兩條線。

連結：兩個裝置之間的連線，包含一個時脈通道 (Clock Lane) 和至少一個資料通道 (Data Lane)。一個 Link 至少包含兩個 PHY 和兩個 Lane 互連。

Master（主端）：連線的主端 (Master) 定義為傳輸高速時脈的一端。Master 端以正向（Forward）方向傳輸資料。

物理層：實作透過 Lane Interconnect 進行通訊所需功能的功能區塊。PHY 由一個配置為時鐘線的 Lane Module、一個或多個配置為資料線的 Lane Module 以及 PHY Adapter Layer 組成。

PHY Adapter（PHY 適配器）：將 APPI 的符號轉換為特定 PHY PPI 所用信號的通訊協定層。

PHY Configuration（物理層組態）：代表可能連線的一組線路。PHY 組態至少包含兩個 Lane、一個 Clock Lane 及一個或多個 Data Lane。

逆向：Reverse direction（反向）與正向相反。請參閱 Forward Direction（正向）的說明。

從站：Link 的 Slave 端定義為不傳輸 High-Speed Clock（高速時脈）的一端。從屬端（Slave）可以反向（Reverse）傳輸資料。

掉頭：扭轉資料巷的通訊方向。

單向：單一 Lane，僅支援正向通訊。

 2.3 縮寫


例如 (拉丁語：exempli gratia)

即是

 2.4 縮寫詞

APPI

BER 位元誤差率

CIL 控制與介面邏輯

DDR 雙倍資料傳輸率
DUT
EMI
EoT
HS
HS-RX
HS-TX
IO

ISTO 工業標準與技術組織

LP 低功率：操作模式的識別碼

LP-CD 低功率爭用偵測器

LPDT 低功率資料傳輸

LP-RX 低功率接收器（大擺動單端）

LP-TX 低功率發射器（大擺動單端）
 LPS 低功率狀態

LSB 最小有效位元
 版本 2.0  D-PHY 規格
 2015 年 11 月 23 日
144 Mbps  每秒兆位元
145 MSB  最重要位元
146 PHY  物理層
147 PLL  鎖相環路
148 PPI  PHY-Protocol 介面
149 RF  無線電頻率
150 RX  接收器
151 SE  單端
152 SoT  開始傳輸
153 TLIS
傳輸線互連結構：實現主機與主機之間的實體互連。
154  和從屬
155 TX  傳送器
156 UI
單位間隔，等於時鐘線上任何 HS 狀態的持續時間
157 ULPS  超低功耗狀態
Version 2.0 Specification for D-PHY 23-Nov-2015 144 Mbps Megabits per second 145 MSB Most Significant Bit 146 PHY Physical Layer 147 PLL Phase-Locked Loop 148 PPI PHY-Protocol Interface 149 RF Radio Frequency 150 RX Receiver 151 SE Single-Ended 152 SoT Start of Transmission 153 TLIS Transmission-Line Interconnect Structure: physical interconnect realization between Master 154 and Slave 155 TX Transmitter 156 UI Unit Interval, equal to the duration of any HS state on the Clock Lane 157 ULPS Ultra-Low Power State| | Version 2.0 | Specification for D-PHY | | :--- | :--- | :--- | | | 23-Nov-2015 | | | 144 | Mbps | Megabits per second | | 145 | MSB | Most Significant Bit | | 146 | PHY | Physical Layer | | 147 | PLL | Phase-Locked Loop | | 148 | PPI | PHY-Protocol Interface | | 149 | RF | Radio Frequency | | 150 | RX | Receiver | | 151 | SE | Single-Ended | | 152 | SoT | Start of Transmission | | 153 | TLIS | Transmission-Line Interconnect Structure: physical interconnect realization between Master | | 154 | | and Slave | | 155 | TX | Transmitter | | 156 | UI | Unit Interval, equal to the duration of any HS state on the Clock Lane | | 157 | ULPS | Ultra-Low Power State |

 3 參考資料


[MIPI01] MIPI 聯盟 D-PHY 規格，1.0 版，MIPI 聯盟公司，2009 年 9 月 22 日。

[MIPI02] MIPI 聯盟 C-PHY 規格，1.0 版，MIPI 聯盟公司，2014 年 10 月 7 日。

 4 D-PHY 概觀


D-PHY 描述一種來源同步、高速、低耗電、低成本的 PHY，特別適用於行動應用。此 D-PHY 規格主要是針對相機與顯示應用程式與主機處理器的連接而撰寫。然而，它也可應用於許多其他應用。我們預期同類型的 PHY 也會用在雙重複合配置中，用於更一般的通訊網路互連。由於 Link 兩側之間的主從關係，因此 Link 的操作和可用資料速率是不對稱的。非對稱的設計大大降低了 Link 的複雜性。某些功能（如雙向、半雙工操作）是可選的。對於有非對稱資料流量需求的應用，以及回傳通道的獨立互連成本過高時，利用此功能會很有吸引力。雖然這項功能是可選的，但對於沒有回傳流量需求或想要應用物理上不同的回傳通訊通道的應用，它可以避免強制性的開銷成本。


4.1 PHY 功能摘要


D-PHY 提供 Master 和 Slave 之間的同步連線。實用的 PHY 組態包含一個時脈信號和一個或多個資料信號。時脈信號是單向的，從主端開始，到從端結束。資料信號可以是單向或雙向，視所選的選項而定。對於半雙工操作，反向頻寬是正向頻寬的四分之一。令牌傳遞用於控制 Link 的通訊方向。

Link 包括用於快速資料通訊的 High-Speed 信令模式和用於控制目的的 Low-Power 信令模式。低功率逃逸模式可選擇用於低速異步資料通訊。高速資料通訊以具有任意數量有效負載資料位元組的 burst 形式出現。

PHY 的每個資料通道使用兩條線，加上時脈通道的兩條線。這樣，最小的 PHY 配置就有四條線。在高速模式下，每條 Lane 都在兩側端接，並由低搖擺、差動訊號驅動。在低功耗模式下，所有線路都是單端操作且無端線。基於 EMI 的理由，此模式的驅動器應採用壓縮率控制和電流限制。

高速模式下實際可達到的最大位元速率取決於傳送器、接收器和互連實作的效能。因此，本文件未指定最大位元速率。然而，本規格主要是為了定義解決方案，其資料傳輸率範圍為每 Lane 80 至 1500 Mbps (不含偏移校正)、高達 2500 Mbps (含偏移校正)，以及高達 4500 Mbps (含均衡)。當實作支援大於 1500 Mbps 的資料傳輸率時，它也必須支援偏移功能。當 Phy 實作支援超過 2500 Mbps 的資料傳輸率時，它也應支援均衡，並應提供擴展頻譜時脈 (Spread Spectrum Clocking)。雖然 PHY 組態不受限於此範圍，但實際的限制使其成為最適合預期應用的範圍。對於固定時脈頻率，PHY 組態的可用資料容量可透過使用更多資料通道來增加。採用突發模式通訊可降低有效資料吞吐量。低功耗模式的最大資料傳輸率為 10 Mbps。

本規格所引進的功能 (擴展頻譜時脈、傳輸等化和 Deskew) 可應用於任何 HS 資料速率。


4.2 強制性功能


本文件中規定的所有功能，若未在第 5.5 節中明確說明，則應針對所有 D-PHY 配置來實作。

 5 建築


本節說明 PHY 的內部結構，包括其行為層級的功能。此外，還提供了幾種可能的 PHY 配置。每個配置可視為一套基本模組的適當組合。

 5.1 車道模組


PHY 組態包含一個時脈 Lane 模組和一個或多個資料 Lane 模組。每個 PHY Lane 模組透過兩條線與 Lane 互連另一端的互補零件通訊。

每個 Lane 模組包含一個或多個同時使用兩條互連線的差動高速功能、一個或多個在每條互連線上單獨操作的單端低功耗功能，以及控制和介面邏輯。所有功能的概覽如圖 1 所示。高速信號的電壓擺幅較低，例如 200 mV，而低功率信號的電壓擺幅較大，例如 1.2V。高速功能用於高速資料傳輸。低功耗功能主要用於控制，但也有其他可選的使用情況。I/O 功能由 Lane Control and Interface Logic 區塊控制。此區塊與通訊協定連接，並決定 Lane 模組的全局操作。

高速功能包括差分傳送器 (HS-TX) 和差分接收器 (HS-RX)。

一個 Lane 模組可能包含 HS-TX、HS-RX 或兩者。在正常操作期間，單一 Lane 模組中的 HS-TX 和 HS-RX 絕不會同時啟用。啟用的高速功能應根據第 9.1.1 節和第 9.2.1 節的定義，終止其一端的 Lane 互連。如果一個

如果未啟用 Lane 模組中的高速功能，則該功能應處於高阻抗狀態。

低功率功能包括單端傳送器 (LP-TX)、接收器 (LP-RX) 和低功率爭用偵測器 (LP-CD)。低功率功能總是成對出現，因為這些都是單端功能，分別在兩條互連線上操作。

高速和低功耗功能的存在是相互關聯的。也就是說，如果一個 Lane 模組包含一個 HSTX，它也應該包含一個 LP-TX。HS-RX 和 LP-RX 也有類似的限制。

如果包含 LP-RX 的 Lane 模組有電源，則該 LP-RX 應始終處於啟用狀態，並持續監控線路電平。LP-TX 只應在驅動低功率狀態時啟用。LP-CD 功能僅需用於雙向操作。如果存在，LP-CD 功能會啟用，以便在 LP-TX 驅動低功耗狀態時偵測爭用情況。在驅動線路上的新狀態之前，LP-CD 會檢查是否有爭用（ULPS 除外）。

在單一 Lane 模組中，LP-TX、HS-TX 和 HS-RX 的活動是互斥的，除了一些短的交叉時段。有關線路端時脈和資料信號，以及 HS-TX、HS-RX、LP-TX、LP-RX 和 LP-CD 功能的詳細規格，請參閱第 9 節和第 10 節。

為了正常運作，Lane Interconnect 兩邊的 Lane Module 功能組必須相容。這表示 Lane Interconnect 一側的每個 HS 和 LP 傳送或接收功能，都必須在另一側有互補的 HS 或 LP 接收或傳送功能。此外，任何結合 TX 和 RX 功能的 Lane 模組都需要 Contention Detector。


5.2 主從


每個 Link 都有一個 Master 端和一個 Slave 端。Master 向 Clock Lane 提供高速 DDR 時脈訊號，並且是主要的資料來源。Slave 在 Clock Lane 接收時脈訊號，是主要的資料匯入端。資料通訊的主要方向（從資料源到資料滙）稱為正向（Forward）。相反方向的資料通訊則稱為反向傳輸 (Reverse)。只有雙向資料列 (bi-directional Data Lanes) 可以在 Reverse 方向上傳輸。在任何情況下，時脈通道 (Clock Lane) 都會保持在正向 (Forward) 方向，但雙向資料通道 (Data Lane) 可以掉頭，從從屬端 (Slave) 擷取資料。


5.3 高頻時鐘產生


在許多情況下，需要使用 PLL 時鐘倍增器來產生主端 (Master Side) 的高頻時鐘。D-PHY 規格使用一個架構模型，在 PHY 外部有一個獨立的時脈倍增器單元，為 PHY 產生所需的高頻時脈信號。至於這個時脈倍增器單元實際上是否整合在 PHY 內，則由實作人員決定。


5.4 時鐘通道、資料通道和 PHY-Protocol 介面


除了 Lane 模組之外，完整的 Link 還包含 PHY 適配器層 (PHY Adapter Layer)，可將所有 Lane、時脈倍增器單元 (Clock Multiplier Unit) 和 PHY 通訊協定介面 (PHY Protocol Interface) 連結在一起。圖 2 顯示一條連線的 PHY 設定範例，該連線有兩條資料線路及一個獨立的時脈倍增器單元。PHY 適配器層雖然是 PHY 的元件，但不在本規格的範圍內。

每個獨立 Lane 的邏輯 PHY-Protocol 介面 (PPI) 包括一組信號，以涵蓋該 Lane 的功能。如圖 2 所示，時脈信號可共用於所有 Lane。時脈倍增器單元的參考時脈和控制信號不在本規格的範圍內。

圖 2 兩資料通道 PHY 設定


5.5 可選擇的車道選項


PHY 組態包含一個時脈通道 (Clock Lane) 和一個或多個資料通道 (Data Lanes)。所有資料通道都必須支援正向的高速傳輸和逃逸模式。

資料車道主要有兩種類型：

  • 雙向 (具備 Turnaround 及部分 Reverse 通訊功能)

  • 單向 (沒有 Turnaround 或任何反向通訊功能)

雙向資料車道應包含下列一種或兩種反向通訊選項：

  • 高速反向資料通訊

  • 低功率反向逃逸模式（包括或不包括 LPDT）

所有車道都應包含向前方向的 ULPS 和觸發器的逃逸模式支援。其他逃逸模式功能是可選的；第 6.6 節描述了所有可能的逃逸模式功能。應用程式應定義所需的其他逃逸模式功能，對於雙向車道，應為每個方向個別選擇逃逸模式功能。

這就產生了許多完整 PHY 配置的選項。自由度為

  • 單一或多重資料通道

  • 雙向和/或單向資料車道（每條車道）

  • 支援的反向通訊類型（每條車道）

  • 逃生模式支援的功能（每條車道的每個方向）

  • 資料傳輸可以使用 8 位元原始資料 (預設) 或使用 8b9b 編碼符號 (請參閱附件 C)

圖 3 是選項選擇過程的流程圖。實際配置範例請參閱第 5.7 節。

圖 3 選項選擇流程圖

版權所有 (©) 2007-2016 MIPI Alliance, Inc.


5.6 車道模組類型


車道模組所需的功能取決於車道類型以及車道模組位於車道互連的哪一邊。有三種主要的 Lane 類型：時脈通道、單向資料通道和雙向資料通道。這些 Lane 類型可以建構多種 PHY 配置。有關選擇 Lane 選項的詳細資訊，請參閱圖 3。

圖 4 顯示通用車道模組圖，其中包含 CIL 功能內部功能的全局概觀。此通用模組可用於所有車道類型。控制與介面邏輯」（CIL）功能的需求取決於車道類型和車道側。第 6 節和附件 A 隱含規定了 CIL 功能的內容。實際的實作則留給實作人員。

圖 4 通用車道模組架構

當然，通用車道模組也可能有僅支援特定車道類型所需功能的精簡版本。表 1 中的縮寫標示了這些簡化版本。為了簡化起見，四個識別字元中的任何一個都可以用 X 取代，這表示這可以是任何可用的選項。舉例來說，CIL-MFEN 是單向車道主控端 (Master Side) 的簡化 CIL 功能，僅在正向 (Forward) 具有逃逸模式 (Escape mode) 功能。CIL-SRXX 是用於車道從屬端 (Slave Side) 的 CIL 函式，支援雙向高速通訊和任何允許的逃逸模式子集。

請注意，CIL-XFXN 表示單向連線，而 CIL-XRXX 或 CIL-XXXY 區塊則表示雙向連線。請注意，時鐘通道的正向 'Escape' (ULPS) 項目與資料通道的 Escape 模式項目不同。

表 1 車道類型描述符
 前綴
 車道互連側
Lane Interconnect Side| Lane | | :--- | | Interconnect Side |
  高速性能

支援的前向逃逸模式功能
Forward Direction Escape Mode Features Supported| Forward | | :--- | | Direction Escape Mode Features Supported |

支援的反向 Escape 模式功能 1 1 ^(1){ }^{1}
Reverse Direction Escape Mode Features Supported ^(1)| Reverse | | :--- | | Direction Escape | | Mode Features Supported ${ }^{1}$ |
CIL-

M - 主人 S - 奴隸 X - 無所謂
M - Master S - Slave X - Don't Care| M - Master | | :--- | | S - Slave | | X - Don't Care |

F - 僅正向 R R RR - 反向和正向X - 無所謂 2 2 ^(2){ }^{2}
F - Forward Only R - Reverse and Forward X - Don't Care ^(2)| F - Forward Only | | :--- | | $R$ - Reverse and Forward | | X - Don't Care ${ }^{2}$ |

A - 全部（包括 LPDT） E - 僅限事件觸發器和 ULPS X - 不關心
A - All (including LPDT) E - events Triggers and ULPS Only X - Don't Care| A - All (including LPDT) | | :--- | | E - events Triggers and ULPS Only X - Don't Care |
 A - All (including LPDT) E-events - Triggers and ULPS Only N - None Y - Any (A, E, or A and E) X - Don't Care
C-Clock
N - 不適用
N - 不適用
Prefix "Lane Interconnect Side" High-Speed Capabilities "Forward Direction Escape Mode Features Supported" "Reverse Direction Escape Mode Features Supported ^(1)" CIL- "M - Master S - Slave X - Don't Care" "F - Forward Only R - Reverse and Forward X - Don't Care ^(2)" "A - All (including LPDT) E - events Triggers and ULPS Only X - Don't Care" A - All (including LPDT) E-events - Triggers and ULPS Only N - None Y - Any (A, E, or A and E) X - Don't Care C-Clock N - Not Applicable N - Not Applicable| Prefix | Lane <br> Interconnect Side | High-Speed Capabilities | Forward <br> Direction Escape Mode Features Supported | Reverse <br> Direction Escape <br> Mode Features Supported ${ }^{1}$ | | :---: | :---: | :---: | :---: | :---: | | CIL- | M - Master <br> S - Slave <br> X - Don't Care | F - Forward Only <br> $R$ - Reverse and Forward <br> X - Don't Care ${ }^{2}$ | A - All (including LPDT) <br> E - events Triggers and ULPS Only X - Don't Care | ```A - All (including LPDT) E-events - Triggers and ULPS Only N - None Y - Any (A, E, or A and E) X - Don't Care``` | | | | C-Clock | N - Not Applicable | N - Not Applicable |
 請注意：

  1. 「任意 」是一個或多個功能的任意組合。

  2. 僅對資料車道有效，表示「F」或「R」。

建議的 PHY 通訊協定介面包含位元組格式的資料輸入（Data-in）和資料輸出（Data-out）、輸入和/或輸出時鐘訊號以及控制訊號。控制信號包括請求、握手、測試設定和初始化。附件 A 中描述了邏輯內部介面的建議。儘管並非必要，但使用建議的 PPI 可能非常有用。對於 IC 的外部使用，實作可以在相同的引腳上多路複用許多訊號。然而，基於電源效率的理由，PPI 通常是在 IC 內。


5.6.1 單向資料通道


對於單向資料通道，主模組應至少包含一個 HS-TX、一個 LP-TX 和一個 CILMFXN 功能。從站端至少應包含一個 HS-RX、一個 LP-RX 和一個 CIL-SFXN。


5.6.2 雙向資料車道


雙向資料車道模組包含某種形式的反向通訊；高速反向通訊、反向逃逸模式或兩者皆有。所需的功能取決於 Lane 模組中包含何種反向通訊方式。


5.6.2.1 無高速反向通訊的雙向資料通道


不含高速反向通訊的雙向資料通道模組應包含反向逃逸模式。主端通道模組包括 HS-TX、LP-TX、LP-RX、LP-CD 和 CIL-MFXY。從站端包括 HS-RX、LP-RX、LP-TX、LP-CD 和 CIL-SFXY。


5.6.2.2 具備高速反向通訊的雙向資料通道


具有高速反向通訊的雙向資料通道模組應包括反向逃逸模式。主端 Lane 模組包括 HS-TX、HS-RX、LP-TX、LP-RX、LP-CD 和 CILMRXX。從站端包括 HS-RX、HS-TX、LP-RX、LP-TX、LP-CD 和 CIL-SRXX。

此類 Lane 模組看似適用於主端和從端，但由於 Link 的不對稱性，一端必須設定為主端，另一端則為從端。

 5.6.3 時鐘道


對於時鐘線 (Clock Lane)，只使用有限的一組線狀態。然而，對於時脈傳輸和低功耗模式，則需要與單向資料通道相同的 TX 和 RX 功能。因此，Master Side 的 Clock Lane 模組包含 HS-TX、LP-TX 和 CIL-MCNN 功能，而 Slave Side 模組則包含 HS-RX、LP-RX 和 CIL-SCNN 功能。

請注意，時脈通道（Clock Lane）所需的功能與單向資料通道（Unidirectional Data Lane）類似，但並不完全相同。高速 DDR 時脈與資料信號以正交相位傳輸，而非同相傳輸。此外，時脈通道的 Escape 模式入口與資料通道所使用的不同。此外，由於 Clock Lane 僅支援 ULPS，因此不需要 Escape mode entry code。

具有適當相位的內部時脈信號在 PHY 外部產生，並傳送到各個 Lanes。時脈產生單元的實現不在本規格的範圍內。內部時脈信號的品質必須足以符合第 10 節規定的信號時序要求。

 5.7 配置


本節概述幾種常見的 PHY 配置，但不應視為所有可能安排的詳盡清單。任何不違反本文件要求的其他配置也是允許的。

為了建立抽象層級，本節以車道模組符號（Lane Module Symbols）來表示車道模組。圖 5 顯示符號的語法和意義。
 這個  其他選項  意義
C1CCCCCCC1

高速資料傳輸的支援方向（雙向或單向）
C1[I-][In][IH]1I-InIH
C1C[I-][I-]1I-I-
  時鐘巷
⟷ ⟷ longleftrightarrow\longleftrightarrow ⟶ ⟶ longrightarrow\longrightarrow
Escape 模式支援的方向不包括 LPDT（雙向或僅向前）。
⊮⟶ ⊮⟶ ⊮ longrightarrow\nVdash \longrightarrow ⋙≪ ⋙≪ ⋙≪\ggg \ll

Escape 模式的支援方向，包括 LPDT（雙向、僅正向或僅反向）。
Supported Directions for Escape mode including LPDT (Bi-directional, Forward Only or Reverse Only)| Supported Directions for Escape mode including LPDT | | :--- | | (Bi-directional, Forward Only or Reverse Only) |
→ → rarr\rightarrow ← ← larr\leftarrow

時脈方向 (依定義從 Master 到 Slave，必須指向與「Clock Only Lane」箭頭相同的方向)
Clock Direction (by definition from Master to Slave, must point in the same direction as the "Clock Only Lane" arrow)| Clock Direction | | :--- | | (by definition from Master to Slave, must point in the same direction as the "Clock Only Lane" arrow) |

PPI：PHY-通訊協定介面
This Other Options Meaning C1CCCCCCC1 https://cdn.mathpix.com/cropped/2024_12_07_47a3926ad0b042cab51dg-026.jpg?height=93&width=153&top_left_y=1703&top_left_x=792 Supported Directions for High-Speed Data Transmission (Bi-directional or Unidirectional) C1[I-][In][IH]1 C1C[I-][I-]1 Clock Lane longleftrightarrow longrightarrow Supported Directions for Escape mode excluding LPDT (Bi-directional or Forward Only) ⊮ longrightarrow ⋙≪ "Supported Directions for Escape mode including LPDT (Bi-directional, Forward Only or Reverse Only)" rarr larr "Clock Direction (by definition from Master to Slave, must point in the same direction as the "Clock Only Lane" arrow)" https://cdn.mathpix.com/cropped/2024_12_07_47a3926ad0b042cab51dg-026.jpg?height=85&width=86&top_left_y=2267&top_left_x=607 PPI: PHY-Protocol Interface| This | Other Options | Meaning | | :---: | :---: | :---: | | <smiles>C1CCCCCCC1</smiles> | ![](https://cdn.mathpix.com/cropped/2024_12_07_47a3926ad0b042cab51dg-026.jpg?height=93&width=153&top_left_y=1703&top_left_x=792) | Supported Directions for High-Speed Data Transmission (Bi-directional or Unidirectional) | | <smiles>C1[I-][In][IH]1</smiles> | <smiles>C1C[I-][I-]1</smiles> | Clock Lane | | $\longleftrightarrow$ | $\longrightarrow$ | Supported Directions for Escape mode excluding LPDT (Bi-directional or Forward Only) | | $\nVdash \longrightarrow$ | $\ggg \ll$ | Supported Directions for Escape mode including LPDT <br> (Bi-directional, Forward Only or Reverse Only) | | $\rightarrow$ | $\leftarrow$ | Clock Direction <br> (by definition from Master to Slave, must point in the same direction as the "Clock Only Lane" arrow) | | ![](https://cdn.mathpix.com/cropped/2024_12_07_47a3926ad0b042cab51dg-026.jpg?height=85&width=86&top_left_y=2267&top_left_x=607) | | PPI: PHY-Protocol Interface |

圖 5 車道符號巨集與符號圖例

對於多重資料車道，可以有多種不同的配置。圖 6 顯示不同 Lane 類型的符號表示概觀。每個 Lane 種類所提到的縮寫以簡短的方式表示每個模組的功能。這也設定了每個模組內 CIL 功能的需求。

圖 6 所有可能的資料通道類型和基本單向時鐘通道


5.7.1 單向配置


所有單向組態都是由一條時鐘通道 (Clock Lane) 和一條或多條單向資料通道 (Unidirectional Data Lanes) 所構成。可區分為兩種基本配置：單資料通道和多資料通道。為了完整起見，也顯示了 Dual-Simplex 組態。在 PHY 層級，Dual-Simplex 組態與兩個獨立的單向組態之間並無差異。


5.7.1.1 具有單資料通道的 PHY 組態


此組態包括一條時鐘通道 (Clock Lane) 以及一條從主站 (Master) 到從站 (Slave) 的單向資料通道 (Unidirectional Data Lane)。因此，通訊只能在正向進行。圖 7 顯示不含 LPDT 的配置範例。此配置需要四條互連訊號線。

圖 7 單向單資料通道組態


5.7.1.2 具有多重資料通道的 PHY 組態


此配置包括一條時鐘通道 (Clock Lane) 以及多條從 Master 到 Slave 的單向資料通道 (Unidirectional Data Lanes)。頻寬擴展了，但通訊只能在正向進行。PHY 規格並不要求所有資料通道同時啟動。事實上，通訊協定層會個別控制所有資料通道。圖 8 顯示三個資料通道的此配置範例。如果 N 是資料通道的數量，此配置需要 2 ∗ ( N + 1 ) 2 ∗ ( N + 1 ) 2**(N+1)2 *(\mathrm{~N}+1) 互連線。

圖 8 不含 LPDT 的單向多資料通道組態


5.7.1.3 雙複式（雙向單向車道）


這種情況與兩個獨立 (雙重) 的單向 (單工) Link 相同：每個方向一個。每個方向都有自己的時鐘通道 (Clock Lane)，並可能包含單一或多個資料通道 (Data Lanes)。請注意，兩個不同方向的主端（Master）和從端（Slave）是相反的。每個方向的 PHY 設定

方向必須符合 D-PHY 規格。由於兩個方向在概念上是獨立的，因此每個方向的位元速率不一定要匹配。然而，對於實際實作而言，只要兩個連結在外部都符合所有規格，則匹配速率和共用某些內部訊號是很有吸引力的。圖 9 顯示此雙 PHY 配置的範例。

圖 9 雙向使用兩個獨立的單向 PHY，無 LPDT


5.7.2 雙向半雙工配置


雙向組態包含一條時鐘通道 (Clock Lane) 和一條或多條雙向資料通道 (Data Lane)。半雙工操作可在共用的互連線路上實現雙向通訊。與 Dual-Simplex 配置相比，此配置可節省連接線。不過，連線上的時間是由正向與反向流量以及連線轉換所共用。根據定義，反向的高速位元速率是正向位元速率的四分之一。LPDT 可以在正向和反向具有相似的速率。此配置特別適用於資料流量不對稱的情況。


5.7.2.1 具有單一資料通道的 PHY 配置


此配置包括一條時鐘通道（Clock Lane）和一條任何類型的雙向資料通道（Data Lane）。這允許正向和反向的時間多工資料通訊。圖 10 顯示此配置的資料通道同時支援雙向的 High-Speed 和 Escape (不含 LPDT) 通訊。其他的可能性是只支援一種反向通訊，或在一個或兩個方向也包含 LPDT。所有這些配置都需要四條互連線。

圖 10 雙向單資料通道組態


5.7.2.2 具有多重資料通道的 PHY 組態


此組態包括一條時鐘通道（Clock Lane）和多條雙向資料通道（Data Lane）。每個單獨的 Lane 都可以正向和反向進行通訊。最大可用頻寬會隨著每個方向的 Lane 數量而增加。PHY 規格並不要求所有資料通道同時啟動，甚至不要求在同一方向上操作。事實上，通訊協定層會個別控制所有資料通道。圖 11 顯示兩個資料通道的配置範例。如果 N 是資料通道的數量，此配置需要 2 ∗ ( N + 1 ) 2 ∗ ( N + 1 ) 2**(N+1)2 *(\mathrm{~N}+1) 互連線。

圖 11 雙向多資料通道組態


5.7.3 混合資料車道配置


PHY 配置可以結合不同的單向和雙向資料通道類型，而不是只使用一種資料通道類型。圖 12 顯示一個配置範例，其中有一個雙向和一個單向資料通道，兩者都沒有 LPDT。

圖 12 混合型多資料通道組態

 6 全球營運


本節說明 D-PHY 的操作，包括信令類型、通訊機制、操作模式和編碼方案。所需電子功能的詳細規格請參閱第 9 節。


6.1 傳輸資料結構


在高速或低功耗傳輸期間，連線會將通訊協定層提供的有效負載資料傳輸至連線的另一端。本節規定了傳輸和接收有效負載資料的限制。

 6.1.1 資料單位


最小有效負載資料單位應為一個位元組。在任何 Lane 上提供給 TX 並從 RX 取得的資料必須是整數位元組。此限制適用於任何方向的高速和低功耗資料傳輸。


6.1.2 位元順序、序列化與去序列化


對於序列傳輸，資料應在傳送的 PHY 中序列化，並在接收的 PHY 中解序列化。PHY 不承認傳入和傳出資料的特定意義、值或順序。


6.1.3 編碼與解碼


本規格不要求行編碼。但是，如果使用線路編碼，則應根據附件 C 實施。

 6.1.4 資料緩衝


資料傳輸根據通訊協定要求進行。只要通訊開始，傳輸端的通訊協定層只要不停止其傳輸要求，就應提供有效的資料。對於使用線路編碼的 Lanes，也可以在傳輸中插入控制符號。接收端的通訊協定應在接收 PHY 傳送資料時立即接收資料。信令概念以及 PHY 通訊協定握手並不允許資料節流。為此目的的任何資料緩衝都應在通訊協定層內進行。


6.2 車道狀態和線路層級


傳送器功能透過驅動特定的線路電平來決定 Lane 狀態。在正常操作期間，HS-TX 或 LP-TX 會驅動一個 Lane。HS-TX 始終以差分方式驅動 Lane。兩個 LPTX 則獨立單端驅動一 Lane 的兩條 Line。這導致兩種可能的高速 Lane 狀態和四種可能的低功耗 Lane 狀態。高速 Lane 狀態為 Differential-0 和 Differential-1。低功耗 Lane 狀態的解釋取決於操作模式。LP 接收器應始終將兩個高速差分狀態解釋為 LP-00。
 州法  線路電壓等級  高速  低功耗
Dp-Line Dn-Line  連拍模式  控制模式  逃離模式
HS-0  HS 低  HS 高  差分-0  不適用，註 1  不適用，註 1
HS-1  HS 高  HS 低  差分-1  不適用，註 1  不適用，註 1
LP-00  LP 低  LP 低  不適用  橋樑  空間
LP-01  LP 低  LP 高  不適用 HS-Rqst Mark-0
LP-10  LP 高  LP 低  不適用 LP-Rqst Mark-1
LP-11  LP 高  LP 高  不適用  停止  不適用，附註 2
State Code Line Voltage Levels High-Speed Low-Power Dp-Line Dn-Line Burst Mode Control Mode Escape Mode HS-0 HS Low HS High Differential-0 N/A, Note 1 N/A, Note 1 HS-1 HS High HS Low Differential-1 N/A, Note 1 N/A, Note 1 LP-00 LP Low LP Low N/A Bridge Space LP-01 LP Low LP High N/A HS-Rqst Mark-0 LP-10 LP High LP Low N/A LP-Rqst Mark-1 LP-11 LP High LP High N/A Stop N/A, Note 2| State Code | Line Voltage Levels | | High-Speed | | Low-Power | | :--- | :--- | :--- | :--- | :--- | :--- | | | Dp-Line | Dn-Line | Burst Mode | Control Mode | Escape Mode | | HS-0 | HS Low | HS High | Differential-0 | N/A, Note 1 | N/A, Note 1 | | HS-1 | HS High | HS Low | Differential-1 | N/A, Note 1 | N/A, Note 1 | | LP-00 | LP Low | LP Low | N/A | Bridge | Space | | LP-01 | LP Low | LP High | N/A | HS-Rqst | Mark-0 | | LP-10 | LP High | LP Low | N/A | LP-Rqst | Mark-1 | | LP-11 | LP High | LP High | N/A | Stop | N/A, Note 2 |
 請注意：

  1. 在高速傳輸期間，低功率接收器會觀察線路上的 LP-00。

  2. 如果在 Escape（逃逸）模式下發生 LP-11，車道會回到 Stop（停止）狀態（控制模式 LP-11）。


6.3 操作模式：控制、高速和逃逸


在正常操作期間，資料通道會處於控制模式或高速模式。高速資料傳輸以連續傳輸的方式進行，並從停止狀態 (LP-11) 開始及結束，而停止狀態的定義就是控制模式。Lane 僅在資料傳輸期間處於 High-Speed（高速）模式。進入高速模式的順序為LP-11、LP-01、LP-00，此時資料列會保持在高速模式，直到收到 LP-11。逃逸模式只能透過控制模式內的請求進入。在偵測到停止狀態後，資料傳輸線應永遠退出 Escape 模式並返回 Control（控制）模式。如果不在高速模式或 Escape 模式中，資料通道應保持在控制模式中。對於資料巷和時鐘巷，停止狀態可作為一般待機狀態，並可持續一段時間 > T LPx > T LPx  > T_("LPx ")>T_{\text {LPx }} 。從 Stop 狀態開始的可能事件為高速資料傳輸請求 (LP-11、LP-01、LP-00)、逃逸模式請求 (LP-11、LP-10、LP-00、LP-01、LP-00) 或 Turnaround 請求 (LP-11、LP-10、LP-00、LP-10、LP-00)。


6.4 高速資料傳輸


高速資料傳輸以突發方式進行。為了協助接收器同步，資料連續傳輸應在傳輸端以領先序列（leader）和尾隨序列（trailer）進行延伸，並應在接收器端消除。因此，只能在傳輸線上觀察到這些前導序列和後導序列。

傳輸從停止狀態開始並結束。在突發之間的中間時間內，資料通道應保持在停止狀態，除非在該通道上提出了 Turnaround 或 Escape 請求。在 HS 資料連續傳輸期間，時脈通道應處於高速模式，提供 DDR 時脈給從屬端。


6.4.1 突發有效載荷資料


連發的有效負載資料必須始終表示有效負載資料位元組的整數，最小長度為一個位元組。請注意，對於短猝發（burst）而言，開始（Start）和結束（End）開銷消耗的時間遠遠超過實際傳輸有效負載資料的時間。PHY 沒有暗示最大位元組數。然而，在 PHY 中，HS 數據猝發期間沒有自主的錯誤恢復方式，實際的 BER 不會是零。因此，重要的是要考慮每個通訊協定的最大猝發長度的最佳選擇。


6.4.2 開始傳輸


在傳輸請求之後，資料通道會離開停止狀態，並透過傳輸開始 (SoT) 程序準備進入高速模式。表 3 描述 TX 和 RX 端的事件順序。

表 3 傳輸開始順序
 TX 側  RX 側

驅動器停止狀態 (LP-11)		  觀察停止狀態

驅動時間 TLPX 的 HS-Rqst 狀態 (LP-01)

觀察線路從 LP-11 到 LP-01 的過渡情況
Observes transition from LP-11 to LP-01 on the Lines| Observes transition from LP-11 to LP-01 on the | | :--- | | Lines |

驅動電橋狀態 (LP-00) 的時間 THS-PREPARE

觀察線路從 LP-01 到 LP-00 的轉換，在 TD-TERM-EN 時間後啟用線路終止。
Observes transition form LP-01 to LP-00 on the Lines, enables Line Termination after time TD-TERM-EN| Observes transition form LP-01 to LP-00 on the | | :--- | | Lines, enables Line Termination after time TD-TERM-EN |

同時啟用高速驅動程式和停用低功耗驅動程式。
Enables High-Speed driver and disables Low-Power drivers simultaneously.| Enables High-Speed driver and disables Low-Power | | :--- | | drivers simultaneously. |

啟用 HS-RX，並等待計時器 THS-SETTLE 過期，以忽略轉換效應
Enables HS-RX and waits for timer THS-SETTLE to expire in order to neglect transition effects| Enables HS-RX and waits for timer THS-SETTLE to | | :--- | | expire in order to neglect transition effects |

驅動 HS-0 一段時間 THS-ZERO
開始尋找領袖序列

識別到領導序列 'O11101' 時進行同步
Synchronizes upon recognition of Leader Sequence 'O11101'| Synchronizes upon recognition of Leader Sequence | | :--- | | 'O11101' |

在時鐘上升沿
TX Side RX Side Drives Stop state (LP-11) Observes Stop state Drives HS-Rqst state (LP-01) for time TLPX "Observes transition from LP-11 to LP-01 on the Lines" Drives Bridge state (LP-00) for time THS-PREPARE "Observes transition form LP-01 to LP-00 on the Lines, enables Line Termination after time TD-TERM-EN" "Enables High-Speed driver and disables Low-Power drivers simultaneously." "Enables HS-RX and waits for timer THS-SETTLE to expire in order to neglect transition effects" Drives HS-0 for a time THS-ZERO Starts looking for Leader-Sequence "Synchronizes upon recognition of Leader Sequence 'O11101'" on a rising Clock edge | TX Side | RX Side | | :--- | :--- | | Drives Stop state (LP-11) | Observes Stop state | | Drives HS-Rqst state (LP-01) for time TLPX | Observes transition from LP-11 to LP-01 on the <br> Lines | | Drives Bridge state (LP-00) for time THS-PREPARE | Observes transition form LP-01 to LP-00 on the <br> Lines, enables Line Termination after time TD-TERM-EN | | Enables High-Speed driver and disables Low-Power <br> drivers simultaneously. | Enables HS-RX and waits for timer THS-SETTLE to <br> expire in order to neglect transition effects | | Drives HS-0 for a time THS-ZERO | Starts looking for Leader-Sequence | | | Synchronizes upon recognition of Leader Sequence <br> 'O11101' | | on a rising Clock edge | |

 保留所有權利。


6.4.3 傳輸結束

 TX 側  RX 側

完成傳輸有效載荷資料		  接收有效負載資料

在最後一個有效負載資料位元之後立即切換差動狀態，並將該狀態維持一段時間 THS-TRAIL
Toggles differential state immediately after last payload data bit and keeps that state for a time THS-TRAIL| Toggles differential state immediately after last | | :--- | | payload data bit and keeps that state for a time | | THS-TRAIL |

停用 HS-TX，啟用 LP-TX，並驅動停止狀態 (LP-11) 一段時間 THS-EXIT
Disables the HS-TX, enables the LP-TX, and drives Stop state (LP-11) for a time THS-EXIT| Disables the HS-TX, enables the LP-TX, and drives | | :--- | | Stop state (LP-11) for a time THS-EXIT |

偵測線路離開 LP-00 狀態並進入 Stop 狀態 (LP-11) 且停用 Termination。
Detects the Lines leaving LP-00 state and entering Stop state (LP-11) and disables Termination| Detects the Lines leaving LP-00 state and entering | | :--- | | Stop state (LP-11) and disables Termination |

忽略最後一期 THS-SKIP 的位元，以隱藏轉換效果
Neglect bits of last period THS-SKIP to hide transition effects| Neglect bits of last period THS-SKIP to hide transition | | :--- | | effects |

偵測有效資料的最後一次轉換，決定最後有效的資料位元組，並跳過預告序列
Detect last transition in valid Data, determine last valid Data byte and skip trailer sequence| Detect last transition in valid Data, determine last | | :--- | | valid Data byte and skip trailer sequence |
TX Side RX Side Completes Transmission of payload data Receives payload data "Toggles differential state immediately after last payload data bit and keeps that state for a time THS-TRAIL" "Disables the HS-TX, enables the LP-TX, and drives Stop state (LP-11) for a time THS-EXIT" "Detects the Lines leaving LP-00 state and entering Stop state (LP-11) and disables Termination" "Neglect bits of last period THS-SKIP to hide transition effects" "Detect last transition in valid Data, determine last valid Data byte and skip trailer sequence"| TX Side | RX Side | | :--- | :--- | | Completes Transmission of payload data | Receives payload data | | Toggles differential state immediately after last <br> payload data bit and keeps that state for a time <br> THS-TRAIL | | | Disables the HS-TX, enables the LP-TX, and drives <br> Stop state (LP-11) for a time THS-EXIT | Detects the Lines leaving LP-00 state and entering <br> Stop state (LP-11) and disables Termination | | | Neglect bits of last period THS-SKIP to hide transition <br> effects | | | Detect last transition in valid Data, determine last <br> valid Data byte and skip trailer sequence |


6.4.4 HS 資料傳輸突波


在資料串結束時，資料巷會離開高速傳輸模式，並透過傳輸結束 (EoT) 程序進入停止狀態。表 4 顯示 EoT 程序期間可能發生的事件順序。請注意，EoT 處理可由通訊協定或 D-PHY 處理。

表 4 傳輸結束順序

圖 14 顯示傳輸 Data Burst 時的事件順序。任何 Lane 的傳輸都可以由通訊協定獨立開始和結束。然而，對大多數應用而言，Lane 會同步開始，但由於每個 Lane 的傳輸位元組數量不等，因此可能會在不同時間結束。附件 A 中描述了與通訊協定層的握手。

圖 14 以脈衝方式進行高速資料傳輸

圖 15 顯示了高速資料傳輸的狀態機，該狀態機在表 5 中有所描述。

圖 15 高速資料傳輸的 TX 和 RX 狀態機器

表 5 高速資料傳輸狀態機說明
 國家
 線狀態/狀態
Line Condition/State| Line | | :---: | | Condition/State |
  退出狀態  退出條件
 TX 停止  傳輸 LP-11 TX-HS-Rqst

應高速傳輸協定的要求
On request of Protocol for High-Speed Transmission| On request of Protocol for High-Speed | | :--- | | Transmission |
TX-HS-Rqst  傳輸 LP-01 TX-HS-Prpr
定時間隔結束 TLPX
TX-HS-Prpr  傳輸 LP-00 TX-HS-Go
計時間結束 THS-PREPARE
TX-HS-Go  傳輸 HS-0 TX-HS-Sync
定時間隔結束 THS-zERO
TX-HS-Sync

傳輸順序 HS-00011101
Transmit sequence HS-00011101| Transmit | | :--- | | sequence | | HS-00011101 |
 TX-HS-0
同步序列之後，如果第一個有效負載資料位元為 0
TX-HS-1
同步序列之後，如果第一個有效負載資料位元為 1
TX-HS-0  傳輸 HS-0 TX-HS-0
在 HS-0 位元之後傳送另一個 HS-0 位元
TX-HS-1
在 HS-0 位元後傳送 HS-1 位元
TX-HS-1  傳輸 HS-1 TX-HS-0
在 HS-0 位元後傳送 HS-1 位元
TX-HS-1
在 HS-1 位元後再傳送另一個 HS-1 位元
Trail-HS-0
最後一個有效負載位元是 HS-1，拖車序列是 HS-0
Trail-HS-0  傳輸 HS-0  TX 停止
定時間隔結束 THS-TRAlL
Trail-HS-1  傳輸 HS-1  TX 停止
定時間隔結束 THS-TRAlL
RX-Stop  接收 LP-11 RX-HS-Rqst
線路轉換至 LP-01
RX- HS-Rqst  接收 LP-01 RX-HS-Prpr
線路轉換至 LP-00
State "Line Condition/State" Exit State Exit Conditions TX-Stop Transmit LP-11 TX-HS-Rqst "On request of Protocol for High-Speed Transmission" TX-HS-Rqst Transmit LP-01 TX-HS-Prpr End of timed interval TLPX TX-HS-Prpr Transmit LP-00 TX-HS-Go End of timed interval THS-PREPARE TX-HS-Go Transmit HS-0 TX-HS-Sync End of timed interval THS-zERO TX-HS-Sync "Transmit sequence HS-00011101" TX-HS-0 After Sync sequence if first payload data bit is 0 TX-HS-1 After Sync sequence if first payload data bit is 1 TX-HS-0 Transmit HS-0 TX-HS-0 Send another HS-0 bit after a HS-0 bit TX-HS-1 Send a HS-1 bit after a HS-0 bit TX-HS-1 Transmit HS-1 TX-HS-0 Send a HS-1 bit after a HS-0 bit TX-HS-1 Send another HS-1 bit after a HS-1 Trail-HS-0 Last payload bit is HS-1, trailer sequence is HS-0 Trail-HS-0 Transmit HS-0 TX-Stop End of timed interval THS-TRAlL Trail-HS-1 Transmit HS-1 TX-Stop End of timed interval THS-TRAlL RX-Stop Receive LP-11 RX-HS-Rqst Line transition to LP-01 RX- HS-Rqst Receive LP-01 RX-HS-Prpr Line transition to LP-00| State | Line <br> Condition/State | Exit State | Exit Conditions | | :--- | :--- | :--- | :--- | | TX-Stop | Transmit LP-11 | TX-HS-Rqst | On request of Protocol for High-Speed <br> Transmission | | TX-HS-Rqst | Transmit LP-01 | TX-HS-Prpr | End of timed interval TLPX | | TX-HS-Prpr | Transmit LP-00 | TX-HS-Go | End of timed interval THS-PREPARE | | TX-HS-Go | Transmit HS-0 | TX-HS-Sync | End of timed interval THS-zERO | | TX-HS-Sync | Transmit <br> sequence <br> HS-00011101 | TX-HS-0 | After Sync sequence if first payload data bit is 0 | | | | TX-HS-1 | After Sync sequence if first payload data bit is 1 | | TX-HS-0 | Transmit HS-0 | TX-HS-0 | Send another HS-0 bit after a HS-0 bit | | | | TX-HS-1 | Send a HS-1 bit after a HS-0 bit | | TX-HS-1 | Transmit HS-1 | TX-HS-0 | Send a HS-1 bit after a HS-0 bit | | | | TX-HS-1 | Send another HS-1 bit after a HS-1 | | | | Trail-HS-0 | Last payload bit is HS-1, trailer sequence is HS-0 | | Trail-HS-0 | Transmit HS-0 | TX-Stop | End of timed interval THS-TRAlL | | Trail-HS-1 | Transmit HS-1 | TX-Stop | End of timed interval THS-TRAlL | | RX-Stop | Receive LP-11 | RX-HS-Rqst | Line transition to LP-01 | | RX- HS-Rqst | Receive LP-01 | RX-HS-Prpr | Line transition to LP-00 |
 國家
 線狀態/狀態
Line Condition/State| Line | | :---: | | Condition/State |
  退出狀態  退出條件
RX-HS- Prpr  接收 LP-00 RX-HS-Term
定時間隔結束 TD-TERM-EN
RX-HS-Term  接收 LP-00 RX-HS-Sync
定時間隔結束 THS-SETTLE
RX-HS-Sync

接收 HS 序列 ...00000011101
Receive HS sequence ...00000011101| Receive HS | | :--- | | sequence | | ...00000011101 |
 RX-HS-0

為 HS 串流中的同步序列找到適當的匹配（若未使用偏斜校正功能，則允許任何單一位元錯誤），下列位元為有效負載資料。
Proper match found (any single bit error allowed if deskew calibration feature is not used) for Sync sequence in HS stream, the following bits are payload data.| Proper match found (any single bit error allowed if | | :--- | | deskew calibration feature is not used) for Sync | | sequence in HS stream, the following bits are | | payload data. |
RX-HS-1
RX-HS-0  接收 HS-0 RX-HS-0
接收有效負載資料位元或拖曳位元
RX-HS-1
RX-HS-1  接收 HS-1 RX-HS-0
接收有效負載資料位元或拖曳位元
RX-HS-1
RX-Stop
線路轉換至 LP-11
State "Line Condition/State" Exit State Exit Conditions RX-HS- Prpr Receive LP-00 RX-HS-Term End of timed interval TD-TERM-EN RX-HS-Term Receive LP-00 RX-HS-Sync End of timed interval THS-SETTLE RX-HS-Sync "Receive HS sequence ...00000011101" RX-HS-0 "Proper match found (any single bit error allowed if deskew calibration feature is not used) for Sync sequence in HS stream, the following bits are payload data." RX-HS-1 RX-HS-0 Receive HS-0 RX-HS-0 Receive payload data bit or trailer bit RX-HS-1 RX-HS-1 Receive HS-1 RX-HS-0 Receive payload data bit or trailer bit RX-HS-1 RX-Stop Line transition to LP-11| State | Line <br> Condition/State | Exit State | Exit Conditions | | :--- | :--- | :--- | :--- | | RX-HS- Prpr | Receive LP-00 | RX-HS-Term | End of timed interval TD-TERM-EN | | RX-HS-Term | Receive LP-00 | RX-HS-Sync | End of timed interval THS-SETTLE | | RX-HS-Sync | Receive HS <br> sequence <br> ...00000011101 | RX-HS-0 | Proper match found (any single bit error allowed if <br> deskew calibration feature is not used) for Sync <br> sequence in HS stream, the following bits are <br> payload data. | | | | RX-HS-1 | | | RX-HS-0 | Receive HS-0 | RX-HS-0 | Receive payload data bit or trailer bit | | | | RX-HS-1 | | | RX-HS-1 | Receive HS-1 | RX-HS-0 | Receive payload data bit or trailer bit | | | | RX-HS-1 | | | | | RX-Stop | Line transition to LP-11 |
 請注意：

停止狀態（TX-Stop、RX-Stop）有多個有效的離開狀態。


6.5 雙向資料車道轉彎


雙向資料通道（Data Lane）的傳輸方向可透過 Link Turnaround 程序進行交換。此程序允許以目前方向的相反方向傳輸資訊。無論是從正向（Forward）改為逆向（Reverse），或是從逆向（Reverse）改為正向（Forward），程序都是一樣的。請注意，Turnaround 不會改變主端和從端。Link Turnaround 應該完全在控制模式中處理。表 6 列出了 Turnaround 期間的事件順序。

表 6 連線轉換順序

初始 TX 端 = 最終 RX 端
初始 RX 端 = 最終 TX 端

驅動器停止狀態 (LP-11)		  觀察停止狀態

驅動 LP-Rqst 狀態 (LP-10) 一段時間 TLPX
觀察從 LP-11 到 LP-10 狀態的轉換

驅動橋接狀態 (LP-00) 一段時間 T TPX
觀察從 LP-10 到 LP-00 狀態的轉換

驅動 LP-10 一段時間 T TPX
觀察從 LP-00 到 LP-10 狀態的轉換

驅動電橋狀態 (LP-00) 一段時間 TTA-GO

觀察從 LP-10 到 Bridge 狀態的轉換，並等待 TAA-SURE 時間。當這個超時正確完成後，這一方就知道它在控制中。
Observes the transition from LP-10 to Bridge state and waits for a time TAA-SURE. After correct completion of this time-out this side knows it is in control.| Observes the transition from LP-10 to Bridge state | | :--- | | and waits for a time TAA-SURE. After correct | | completion of this time-out this side knows it is in | | control. |

停止驅動線路，並使用 LP-RX 觀察線路狀態，以查看確認。
Stops driving the Lines and observes the Line states with its LP-RX in order to see an acknowledgement.| Stops driving the Lines and observes the Line states | | :--- | | with its LP-RX in order to see an acknowledgement. |
驅動電橋狀態 (LP-00) 一段時間 TTA-GET

驅動 LP-10 一段時間 TLPX

觀察線路上的 LP-10，將此解釋為對方確實已取得控制權。等待 Stop 狀態完成 Turnaround 程序。
Observes LP-10 on the Lines, interprets this as acknowledge that the other side has indeed taken control. Waits for Stop state to complete Turnaround procedure.| Observes LP-10 on the Lines, interprets this as | | :--- | | acknowledge that the other side has indeed taken | | control. Waits for Stop state to complete Turnaround | | procedure. |
Initial TX Side = Final RX Side Initial RX Side = Final TX Side Drives Stop state (LP-11) Observes Stop state Drives LP-Rqst state (LP-10) for a time TLPX Observes transition from LP-11 to LP-10 states Drives Bridge state (LP-00) for a time T TPX Observes transition from LP-10 to LP-00 states Drives LP-10 for a time T TPX Observes transition from LP-00 to LP-10 states Drives Bridge state (LP-00) for a time TTA-GO "Observes the transition from LP-10 to Bridge state and waits for a time TAA-SURE. After correct completion of this time-out this side knows it is in control." "Stops driving the Lines and observes the Line states with its LP-RX in order to see an acknowledgement." Drives Bridge state (LP-00) for a period TTA-GET Drives LP-10 for a period TLPX "Observes LP-10 on the Lines, interprets this as acknowledge that the other side has indeed taken control. Waits for Stop state to complete Turnaround procedure." | Initial TX Side = Final RX Side | Initial RX Side = Final TX Side | | :--- | :--- | | Drives Stop state (LP-11) | Observes Stop state | | Drives LP-Rqst state (LP-10) for a time TLPX | Observes transition from LP-11 to LP-10 states | | Drives Bridge state (LP-00) for a time T TPX | Observes transition from LP-10 to LP-00 states | | Drives LP-10 for a time T TPX | Observes transition from LP-00 to LP-10 states | | Drives Bridge state (LP-00) for a time TTA-GO | Observes the transition from LP-10 to Bridge state <br> and waits for a time TAA-SURE. After correct <br> completion of this time-out this side knows it is in <br> control. | | Stops driving the Lines and observes the Line states <br> with its LP-RX in order to see an acknowledgement. | Drives Bridge state (LP-00) for a period TTA-GET | | | Drives LP-10 for a period TLPX | | Observes LP-10 on the Lines, interprets this as <br> acknowledge that the other side has indeed taken <br> control. Waits for Stop state to complete Turnaround <br> procedure. | |

初始 TX 端 = 最終 RX 端
初始 RX 端 = 最終 TX 端

觀察轉換至停止狀態 (LP-11) 上的

行，將此解釋為 Turnaround 完成

確認，切換到正常的 LP 接收

模式，並等待其他
 旁邊
Initial TX Side = Final RX Side Initial RX Side = Final TX Side Observes transition to Stop state (LP-11) on the Lines, interprets this as Turnaround completion acknowledgement, switches to normal LP receive mode and waits for further actions from the other side | Initial TX Side = Final RX Side | Initial RX Side = Final TX Side | | :--- | :--- | | Observes transition to Stop state (LP-11) on the | | | Lines, interprets this as Turnaround completion | | | acknowledgement, switches to normal LP receive | | | mode and waits for further actions from the other | | | side | |

圖 16 以圖形顯示 Turnaround 程序。

圖 16 翻轉程序

連線兩端的低功耗時脈時序不一定要相同，也可以不同。但是，低功耗狀態週期 T LPX T LPX  T_("LPX ")\mathrm{T}_{\text {LPX }} 之間的比率受到限制，以確保正確的 Turnaround 行為。有關 T LPX(MASTER) T LPX(MASTER)  T_("LPX(MASTER) ")\mathrm{T}_{\text {LPX(MASTER) }} 與 T LPX(SLAVE) T LPX(SLAVE)  T_("LPX(SLAVE) ")\mathrm{T}_{\text {LPX(SLAVE) }} 的比率，請參閱表 14。

如果車道尚未駛入 TX-LP-Yield，則可以藉由驅動停止狀態中斷掉頭程序。驅動 Stop 狀態會中止 Turnaround 程序，並將 Lane 回復到 Stop 狀態。PHY 應確保在 TX-TA-Rqst、RX-TA-Rqst 或 TX-TA-GO 結束後程序不會中斷。一旦 PHY 驅動 TX-LP-Yield，就不得中止 Turnaround 程序。如果通訊協定確定因 Turnaround 程序未在特定時間內完成而發生錯誤，則可採取適當的行動。詳情請參閱第 7.3.5 節。圖 17 顯示了表 7 所描述的 Turnaround 狀態機。

註： 水平對齊的狀態會同時出現。

圖 17 週轉狀態機

表 7 轉換狀態機描述
 國家
 線狀態/狀態
Line Condition/State| Line | | :---: | | Condition/State |
  退出狀態  退出條件
 任何 RX 狀態  任何收到 RX-Stop
在線上觀察 LP-11
 TX 停止  傳輸 LP-11 TX-LP-Rqst
依據《轉彎規約》的要求
TX-LP-Rqst  傳輸 LP-10 TX-LP-Yield
定時間隔結束 TLPX
TX-LP-Yield  傳輸 LP-00 TX-TA-Rqst
定時間隔結束 TLPX
TX-TA-Rqst  傳輸 LP-10 TX-TA-Go
定時間隔結束 TLPX
TX-TA-Go  傳輸 LP-00 RX-TA-Look
計時間結束 TTA-GO
RX-TA-Look  接收 LP-00 RX-TA-Ack
線路轉換至 LP-10
RX-TA-Ack  接收 LP-10 RX-Stop
線路轉換至 LP-11
RX-Stop  接收 LP-11 RX-LP-Rqst
線路轉換至 LP-10
RX-LP-Rqst  接收 LP-10 RX-LP-Yield
線路轉換至 LP-00
RX-LP-Yield  接收 LP-00 RX-TA-Rqst
線路轉換至 LP-10
RX-TA-Rqst  接收 LP-10 RX-TA-Wait
線路轉換至 LP-00
RX-TA-Wait  接收 LP-00 TX-TA-Get
計時間結束 TTA-SURE
TX-TA-Get  傳輸 LP-00 TX-TA-Ack
計時間結束 TTA-GET
TX-TA-Ack Transit LP-10  TX 停止
定時間隔結束 TLPX
State "Line Condition/State" Exit State Exit Conditions Any RX state Any Received RX-Stop Observe LP-11 at Lines TX-Stop Transmit LP-11 TX-LP-Rqst On request of Protocol for Turnaround TX-LP-Rqst Transmit LP-10 TX-LP-Yield End of timed interval TLPX TX-LP-Yield Transmit LP-00 TX-TA-Rqst End of timed interval TLPX TX-TA-Rqst Transmit LP-10 TX-TA-Go End of timed interval TLPX TX-TA-Go Transmit LP-00 RX-TA-Look End of timed interval TTA-GO RX-TA-Look Receive LP-00 RX-TA-Ack Line transition to LP-10 RX-TA-Ack Receive LP-10 RX-Stop Line transition to LP-11 RX-Stop Receive LP-11 RX-LP-Rqst Line transition to LP-10 RX-LP-Rqst Receive LP-10 RX-LP-Yield Line transition to LP-00 RX-LP-Yield Receive LP-00 RX-TA-Rqst Line transition to LP-10 RX-TA-Rqst Receive LP-10 RX-TA-Wait Line transition to LP-00 RX-TA-Wait Receive LP-00 TX-TA-Get End of timed interval TTA-SURE TX-TA-Get Transmit LP-00 TX-TA-Ack End of timed interval TTA-GET TX-TA-Ack Transit LP-10 TX-Stop End of timed interval TLPX| State | Line <br> Condition/State | Exit State | Exit Conditions | | :--- | :--- | :--- | :--- | | Any RX state | Any Received | RX-Stop | Observe LP-11 at Lines | | TX-Stop | Transmit LP-11 | TX-LP-Rqst | On request of Protocol for Turnaround | | TX-LP-Rqst | Transmit LP-10 | TX-LP-Yield | End of timed interval TLPX | | TX-LP-Yield | Transmit LP-00 | TX-TA-Rqst | End of timed interval TLPX | | TX-TA-Rqst | Transmit LP-10 | TX-TA-Go | End of timed interval TLPX | | TX-TA-Go | Transmit LP-00 | RX-TA-Look | End of timed interval TTA-GO | | RX-TA-Look | Receive LP-00 | RX-TA-Ack | Line transition to LP-10 | | RX-TA-Ack | Receive LP-10 | RX-Stop | Line transition to LP-11 | | RX-Stop | Receive LP-11 | RX-LP-Rqst | Line transition to LP-10 | | RX-LP-Rqst | Receive LP-10 | RX-LP-Yield | Line transition to LP-00 | | RX-LP-Yield | Receive LP-00 | RX-TA-Rqst | Line transition to LP-10 | | RX-TA-Rqst | Receive LP-10 | RX-TA-Wait | Line transition to LP-00 | | RX-TA-Wait | Receive LP-00 | TX-TA-Get | End of timed interval TTA-SURE | | TX-TA-Get | Transmit LP-00 | TX-TA-Ack | End of timed interval TTA-GET | | TX-TA-Ack | Transit LP-10 | TX-Stop | End of timed interval TLPX |

 請注意：


在 RX-TA-Look 期間，協定可能會導致 PHY 轉換至 TX-Stop。

在高速資料傳輸期間，停止狀態（TX-Stop、RX-Stop）有多個有效的離開狀態。

 6.6 逃脫模式


Escape mode（逃逸模式）是數據通道使用低功耗狀態的一種特殊操作模式。在此模式下，一些額外的功能變得可用。在正向（Forward direction）中應支援逃逸模式操作，在反向（Reverse direction）中則為選擇性操作。如果支援，逃逸模式不一定要包含所有可用的功能。

資料車道應透過逃逸模式進入程序 (LP-11、LP-10、LP-00、LP-01、LP-00) 進入逃逸模式。一旦在線路上觀察到最終橋接狀態 (LP-00)，車道即應在空間狀態 (LP-00) 下進入逃逸模式。如果在最終橋接狀態 (LP-00) 之前的任何時間偵測到 LP-11，則 Escape mode Entry（逃逸模式進入）程序應中止，接收端應等待或返回 Stop（停止）狀態。

對於資料通道（Data Lanes），一旦進入 Escape（逃離）模式，發射器應傳送 8 位元進入指令，以指示所要求的動作。表 8 列出了目前所有可用的 Escape 模式命令和操作。所有未指定的命令都保留給未來擴充使用。

停止狀態必須用於退出 Escape（逃逸）模式，且由於 Spaced-One-Hot 編碼的關係，因此無法在 Escape（逃逸）模式運作期間發生。Stop 狀態會立即將 Lane 回復到 Control（控制）模式。如果進入命令不符合支援的命令，則應忽略該特定 Escape 模式動作，接收端等待直到傳送端回到 Stop 狀態。

Escape 模式中的 PHY 應用 Spaced-One-Hot 位元編碼來進行非同步通訊。因此，在此模式下資料通道的操作並不取決於時脈通道。Trigger-Reset 指令的完整 Escape 模式動作如圖 18 所示。

圖 18 Escape 模式中的觸發-重置指令

Spaced-One-Hot 編碼是指每個 Mark 狀態與 Space 狀態交錯。因此，每個符號由兩部分組成：一個 One-Hot 階段（Mark-0 或 Mark-1）和一個 Space 階段。TX 應發送 Mark-0 之後的 Space 來傳送「零位元」，並應發送 Mark-1 之後的 Space 來傳送「一位元」。沒有跟隨空格的 Mark 不代表一個位元。在以 Stop 狀態離開 Escape 模式之前的最後一個階段應該是 Mark-1 狀態，由於它後面沒有 Space 狀態，所以不屬於通訊位元的一部分。時脈（Clock）可透過一個 exclusive-OR 函數從兩個 Line 訊號 Dp 和 Dn 得到。每個獨立 LP 狀態週期的長度至少應為 T LPX,MIN T LPX,MIN  T_("LPX,MIN ")\mathrm{T}_{\text {LPX,MIN }} 。
 逃生模式動作  指令類型

輸入指令樣式（傳送的第一個位元到傳送的最後一個位元）
Entry Command Pattern (first bit transmitted to last bit transmitted)| Entry Command Pattern (first | | :---: | | bit transmitted to last bit | | transmitted) |

低功耗資料傳輸		  模式 11100001
 超低功耗狀態  模式 00011110
 未定義-1  模式 10011111
 未定義-2  模式 11011110
 重設-觸發器
Reset-Trigger| Reset-Trigger | | :--- |
  觸發器 01100010

HS 測試模式的輸入順序		  觸發器 01011101
 未知-4  觸發器 00100001
 未知-5  觸發器 10100000
Escape Mode Action Command Type "Entry Command Pattern (first bit transmitted to last bit transmitted)" Low-Power Data Transmission mode 11100001 Ultra-Low Power State mode 00011110 Undefined-1 mode 10011111 Undefined-2 mode 11011110 "Reset-Trigger" Trigger 01100010 Entry sequence for HS Test Mode Trigger 01011101 Unknown-4 Trigger 00100001 Unknown-5 Trigger 10100000| Escape Mode Action | Command Type | Entry Command Pattern (first <br> bit transmitted to last bit <br> transmitted) | | :--- | :--- | :---: | | Low-Power Data Transmission | mode | 11100001 | | Ultra-Low Power State | mode | 00011110 | | Undefined-1 | mode | 10011111 | | Undefined-2 | mode | 11011110 | | Reset-Trigger | Trigger | 01100010 | | Entry sequence for HS Test Mode | Trigger | 01011101 | | Unknown-4 | Trigger | 00100001 | | Unknown-5 | Trigger | 10100000 |

 6.6.1 遠端觸發器


觸發信令是一種機制，可根據傳輸端的通訊協定要求，向接收端的通訊協定傳送旗號。這可以是正向或反向，視操作方向和可用的 Escape 模式功能而定。觸發信令需要 Escape 模式功能，以及介面兩側至少有一個匹配的觸發 Escape 輸入指令。

圖 18 顯示 Escape mode（逃生模式）Reset-Trigger（重置-觸發）動作的範例。Lane 透過 Escape mode Entry（逃生模式進入）程序進入 Escape mode（逃生模式）。如果輸入命令樣式符合重設-觸發命令，就會透過邏輯 PPI 將觸發標記到接收端的通訊協定。在觸發命令之後但在線路進入停止狀態之前收到的任何位元都會被忽略。因此，可以串接假位元組，以便向接收端提供時鐘資訊。

請注意，包括 Reset-Trigger 在內的 Trigger 信令是通用的訊息傳送系統。觸發命令不會影響 PHY 本身的行為。因此，協定層可以為任何目的使用觸發器。


6.6.2 低功耗資料傳輸


如果在 Escape mode Entry（逃逸模式輸入）程序之後加上 Low-Power Data Transmission（低功耗資料傳輸）的輸入指令，就可以在 Lane（車道）保持在 Low Power（低功耗）模式下，透過通訊協定以低速傳輸資料。

資料應使用與輸入指令相同的 Spaced-One-Hot 編碼在線上編碼。資料由應用的位元編碼自行時脈，而不依賴時脈通道。當使用 LPDT 時，Lane 可以藉由在 Lines 上維持 Space 狀態來暫停。線路上的 Stop 狀態會停止 LPDT、退出 Escape 模式，並將 Lane 切換至 Control 模式。Stop 狀態之前的最後一個階段應為 Mark-1 狀態，它不代表資料位元。圖 19 顯示一個兩個位元組的傳輸，兩個位元組之間有一個暫停期。

圖 19 兩資料位元組低功耗資料傳輸範例

使用 LPDT，提供給發送端的低功率 (Bit) 時鐘信號 ( f MOMENTARY < 20 MHz f MOMENTARY  < 20 MHz f_("MOMENTARY ") < 20MHz\mathrm{f}_{\text {MOMENTARY }}<20 \mathrm{MHz} ) 用來傳送資料。資料接收由位元編碼自行定時。因此，可以允許可變的時脈速率。LPDT 結束時，Lane 應返回 Stop 狀態。


6.6.3 超低功耗狀態


如果在 Escape mode Entry 指令之後傳送 Ultra-Low Power State Entry 指令，Lane 應進入 Ultra-Low Power State (ULPS)。此命令應標記到接收端通訊協定。在此狀態期間，線路處於空間狀態 (LP-00)。超低功耗狀態（Ultra-Low Power State）是透過一個長度為 Twakeup 的 Mark-1 狀態（Mark-1 State）退出，接著是一個 Stop 狀態（Stop State）。附件 A 描述了退出程序的範例，以及控制 Mark-1 狀態時間長度的程序。


6.6.4 逃脫模式狀態機


Escape 模式操作的狀態機如圖 20 所示，並在表 9 中描述。

註： 水平對齊的狀態會同時出現。

圖 20 逃脫模式狀態機

表 9 逃脫模式狀態機說明
 國家  線狀態/狀態  退出狀態  退出條件
 任何 RX 狀態  任何收到 RX-Stop
在線上觀察 LP-11
 TX 停止  傳輸 LP-11 TX-LP-Rqst
應 Esc 模式 (PPI) 協定的要求
TX-LP-Rqst  傳輸 LP-10 TX-LP-Yield  經過時間 T LPX T LPX  T_("LPX ")\mathrm{T}_{\text {LPX }} 之後
TX-LP-Yield  傳輸 LP-00 TX-Esc-Rqst
時間 T TPX 之後
TX-Esc-Rqst  傳輸 LP-01 TX-Esc-Go  時間 T LPX a LPX a  LPX^("a ")\mathrm{LPX}^{\text {a }} 之後
TX-Esc-Go  傳輸 LP-00 TX-Esc-Cond
時間 T TPX 之後
TX-Esc-Cmd
傳送 8 位元（16 行狀態）單步進熱編碼輸入指令序列		 TX-Triggers
觸發指令之後
TX-ULPS
超低功率指令之後
TX-LPDT

低功率資料傳輸指令之後
After Low-Power Data Transmission Command| After Low-Power Data | | :--- | | Transmission Command |
TX-Triggers
空間狀態或用於產生時鐘的可選虛擬位元組		  TX 標記
依據通訊協定 (PPI) 的要求退出觸發狀態
TX-ULPS  傳輸 LP-00  TX 標記
應議定書 (PPI) 的要求結束 ULP 狀態
State Line Condition/State Exit State Exit Conditions Any RX state Any Received RX-Stop Observe LP-11 at Lines TX-Stop Transmit LP-11 TX-LP-Rqst On request of Protocol for Esc mode (PPI) TX-LP-Rqst Transmit LP-10 TX-LP-Yield After time T_("LPX ") TX-LP-Yield Transmit LP-00 TX-Esc-Rqst After time T TPX TX-Esc-Rqst Transmit LP-01 TX-Esc-Go After time T LPX^("a ") TX-Esc-Go Transmit LP-00 TX-Esc-Cond After time T TPX TX-Esc-Cmd Transmit sequence of 8-bit (16-line-states) One-Spaced-Hot encoded Entry Command TX-Triggers After a Trigger Command TX-ULPS After Ultra-Low Power Command TX-LPDT "After Low-Power Data Transmission Command" TX-Triggers Space state or optional dummy bytes for the purpose of generating clocks TX-Mark Exit of the Trigger State on request of Protocol (PPI) TX-ULPS Transmit LP-00 TX-Mark End of ULP State on request of Protocol (PPI)| State | Line Condition/State | Exit State | Exit Conditions | | :---: | :---: | :---: | :---: | | Any RX state | Any Received | RX-Stop | Observe LP-11 at Lines | | TX-Stop | Transmit LP-11 | TX-LP-Rqst | On request of Protocol for Esc mode (PPI) | | TX-LP-Rqst | Transmit LP-10 | TX-LP-Yield | After time $\mathrm{T}_{\text {LPX }}$ | | TX-LP-Yield | Transmit LP-00 | TX-Esc-Rqst | After time T TPX | | TX-Esc-Rqst | Transmit LP-01 | TX-Esc-Go | After time T $\mathrm{LPX}^{\text {a }}$ | | TX-Esc-Go | Transmit LP-00 | TX-Esc-Cond | After time T TPX | | TX-Esc-Cmd | Transmit sequence of 8-bit (16-line-states) One-Spaced-Hot encoded Entry Command | TX-Triggers | After a Trigger Command | | | | TX-ULPS | After Ultra-Low Power Command | | | | TX-LPDT | After Low-Power Data <br> Transmission Command | | TX-Triggers | Space state or optional dummy bytes for the purpose of generating clocks | TX-Mark | Exit of the Trigger State on request of Protocol (PPI) | | TX-ULPS | Transmit LP-00 | TX-Mark | End of ULP State on request of Protocol (PPI) |
 國家  線狀態/狀態  退出狀態  退出條件
TX-LPDT
傳輸序列化、Spaced-One-Hot 編碼的有效負載資料
最後傳輸的資料位元之後
 TX 標記 Mark-1  TX 停止
時間 T LPX T LPX  T_("LPX ")\mathrm{T}_{\text {LPX }} 之後的下一個驅動狀態，或 T WAKEUP T WAKEUP  T_("WAKEUP ")\mathrm{T}_{\text {WAKEUP }} (如果離開 ULP 狀態)
RX-Stop  接收 LP-11 RX-LP-Rqst
線路轉換至 LP-10
RX-LP-Rqst  接收 LP-10 RX-LP-Yield